混合憶阻器-CMOS邏輯運算的優化設計研究

摘要：基于混合憶阻器-CMOS設計成的典型邏輯門在輸出端的憶阻器存在泄露電流,導致運算輸出信號幅度產生衰減,引起多級互聯電路邏輯運算混亂甚至出錯。為了解決這一難題,文中提出采用變形邏輯運算表達式,以CMOS反相器可實現的“非”邏輯操作完成輸出端信號傳遞這一方案,改進了電路運算設計結構但不改變電路運算的復雜度。進而以“異或”、“異或非”邏輯門和一位全加器為例,以理論分析、新電路結構設計和PSpice軟件模擬仿真三者共同驗證了該方案的有效性。研究結果表明,該方案很好地解決了級間連接憶阻器的泄露電流,有效降低了邏輯運算信號的衰減現象,且改進設計的電路邏輯功能正確,運算準確性得到提高,輸出信號低電平近似為0 V,高電平達1.8 V,均接近理想值,有利于實現新型高性能復雜邏輯運算的設計、開發和大規模集成應用。