基于FPGA的一種μC/OS-II的任務控制機制的設計

摘要：針對軟件實時操作系統中并行性、實時性低,系統資源開銷大的問題,在基于軟件實時操作系統μC/OS-II任務控制的基礎上,將實時性要求高的部分軟件操作模塊移植到硬內核中,硬內核以VerilogHDL硬件語言編寫,設計了細致的任務控制模塊,充分發揮硬件電路的特點,實現了軟內核與硬內核的并行運行。為驗證實驗結果,設計了以Keil-C51為軟內核開發平臺,以QuartusII13.0為硬內核開發平臺,編譯程序并經過Modelsim時序仿真驗證。研究結果表明,該任務控制機制在運行過程中,實現了提高系統實時性與并行性的要求,并減少了系統內部資源的消耗,提高了系統的運行效率。