基于TLP建模的系統級靜電放電效應仿真

摘要：系統級靜電放電(ESD)效應仿真可以在電子系統進行測試之前進行有效的靜電放電效應防護,縮短研發周期。根據傳輸線脈沖測試(TLP)結果,對瞬態電壓抑制(TVS)二極管和芯片引腳進行spice行為建模,結合ESD脈沖源的等效電路模型,PCB板的S參數模型,采用場路協同技術完成了系統級靜電放電效應的仿真。針對一個典型的電子系統,在IEC 61000-4-2 ESD應力作用下,完成了一款開關芯片防護電路的仿真,并對電路進行了加工、放電測試,仿真與測試芯片引腳的電壓波形吻合良好,驗證了該仿真方法的有效性。