基于千兆以太網高速數據記錄器傳輸接口IP核設計

摘要：為了提高數據記錄器的傳輸速度,提出采用千兆以太網進行數據通信。基于FPGA的以太網數據傳輸是目前應用較為廣泛的一種傳輸手段,但大多數支持千兆以太網的物理芯片并未集成傳輸協議棧以及接口轉換模塊,導致其無法直接進行數據傳輸,針對這一問題,提出利用程序進行IP核設計的解決方案,將以太網MAC層接口以及通信協議報頭封裝為可根據實際需求對UDP/IP協議棧進行調整的可配置IP核。首先分模塊進行流程介紹,之后對其進行封裝設計,最后進行結果驗證,經驗證此IP核速度可達到950Mbit/s,性能較佳。